

Panchip Microelectronics Co., Ltd.

PAN3031

产品说明书

低功耗远距离无线收发芯片

当前版本: 1.5

发布日期: 2022.06

上海磐启微电子有限公司

地址:中国(上海)自由贸易试验区盛夏路 666号 D栋 302室

联系电话: 021-50802371

网址: http://www.panchip.com



文档说明

由于版本升级或存在其他原因,本文档内容会不定期进行更新。除非另有约定,本文档内容仅作为使用指导,本文档中的所有陈述、信息和建议不构成任何明示或暗示的担保。

商标

磐启是磐启微电子有限公司的商标。本文档中提及的其他名称是其各自所有者的商标/注册商标。

免责声明

本文档中描述的全部或部分产品、服务或特性可能不在您的购买或使用范围之内。除非合同另有约定,磐启微电子有限公司对本文档内容不做任何明示或暗示的声明或保证。


修订历史

版本	修订时间	更新内容	相关文档
V1.0	2020.12	第一版	-
V1.1	2021.3	更新了 FIFO 长度和性能测试条件	1
V1.2	2021.10	 更新"主要特性": ■ 频段更新为 370~600 MHz, 740~1200 MHz ■ 发射输出功率: -7dBm~22dBm ● 更新"概述"的数据 ● 新增产品命名规则以及产品系列 	
V1.3	2022.02	● 工作频率修改为 370~590MHz, 740~1180MHz ● 5.3 节 RF 性能表格下增加备注	-
V1.4	2022.03	直流电特性和 RF 性能增加 HF 频段的参数描述	-
V1.5	2022.06	更新参考原理图	-

此版本为内部版本,仅供参考。



命名规则





产品系列

产品命名	芯片版本	封装	GPIO	休眠电流(nA)	发射输出功率(dBm)	温度(℃)
PAN3031AX	A	QFN32	6	400	-7 ~ 22	-40~85



目 录

ゟ规则		II
品系列		. IV
· 语	<i>.</i>	VIII
概述		1
1.1	主要特性	1
1.2	典型应用	1
系统结	5构方框图	2
引脚定	E 义和说明	3
3.1		
3.2		3
接口说	色明	5
4.1	SPI	5
4.2		
电气特		
5.1		
5.2		
5.3	RF 性能	8
参考原	[理图	10
6.1	多写原理图	10
6.2		
封装尺		12
注意事	菲项	13
储存条	· 件	14
	系语概 1.1 系引 3.3 接 4.4 电 5.5 参 6.6 封注列	1.2 典型应用 系统结构方框图 引脚定义和说明 3.1 引脚定义 3.2 引脚说明 接口说明 4.1 SPI. 4.2 FIFO. 电气特性参数 5.1 绝对最大额定值 5.2 直流电特性 5.3 RF 性能 参考原理图 6.1 参考原理图



图清单

图	2-1 PAN3031 系统结构方框图	2
图	3-1 PAN3031 芯片引脚图(QFN32 封装)	3
图	4-1 SPI 写时序	5
图	4-2 SPI 读时序	6
图	6-1 PAN3031 参考原理图(外部 LDO 供电)	.10
	6-2 PAN3031 参考原理图(内部 DCDC 供电)	
图	7-1 PAN3031 芯片 OFN32 5*5 封装图	.12



表清单

表	3-1	PAN3031 引脚说明(QFN32 封装)	3
表	5-1	绝对最大额定值	. 7
表	5-2	电压和电流	. 7
表	5-3	RF 参数	. 8
表	7-1	OFN32 5*5 封装尺寸	2



缩略语

ADC CAD Chirp CRC **CSN** DAC **DCDC FIFO GPIO IRQ** LDO LPF MAC MCU Mixer Modem OSC PA RF PLL **PMU** POR **RAM RSSI SCK** SF SPI STB Sync

VCO

模数转换器 信道活跃检测 线性调频 循环冗余校验 SPI 片选信号 数模转换器 直流变换器 先入先出 通用型输入输出 中断请求 低压差线性稳压器 低通滤波器 介质访问控制层 微处理单元 混频器 调制解调器 振荡器 功率放大器 射频 锁相环 电源管理单元 上电复位 随机存取存储器 信号强度指示 SPI 时钟信号 扩频因子 串行外设接口 待机模式 同步 压控振荡器

PANCHIP

低功耗远距离无线收发芯片

1 概述

PAN3031 是一款采用 ChirpIoTTM 调制解调技术的低功耗远距离无线收发芯片,支持半双工无线通信,工作频段为 370~590 MHz 和 740~1180MHz,该芯片具有高抗干扰性、高灵敏度、低功耗和超远传输距离等特性。最高具有-129dBm 的灵敏度,22dBm 的最大输出功率,产生业界领先的链路预算,使其成为远距离传输和对可靠性要求极高的应用的最佳选择。

与常规调制技术相比,PAN3031 在阻塞和邻道选择方面也具有显著的优势,可以进一步提高通信可靠度。同时,它还提供了较大的灵活性,用户可以自行调节扩频调制带宽、扩频因子和纠错率,有效改善采用常规调制技术的芯片在距离、抗干扰能力和功耗之间的折衷问题。

1.1 主要特性

- 工作频段: 370~590 MHz, 740~1180MHz
- 调制方式: ChirpIoTTM
- 发射输出功率@LF: -20dBm~22dBm
- 最大链路预算可达: 150dB
- 灵敏度@LF 低至-128dBm@125KHz
- 工作电流
 - 休眠电流: 400nA
 - 接收电流@LF: 12.5mA@DCDC模式
 - 发射电流@LF: 135mA@22dBm, 83mA@18dBm, 25mA@0dBm
- 支持带宽: 125KHz、250KHz、500KHz
- 支持 SF 因子: 7~9, 支持扩频因子自动识别
- 支持码率: 4/5, 4/6, 4/7, 4/8
- 支持 CAD 功能
- 支持低速率模式: 1.04~20.4Kbps
- 支持 4 线 SPI 配置接口, 支持 6 个 GPIO
- 完全集成的频率合成器
- 工作电压: 1.8V ~3.6V; DCDC 模式 2V~3.6V
- 工作温度: -40℃~85℃
- 封装: QFN32, 5×5mm

1.2 典型应用

● 智慧工厂

● 智慧农业

● 智慧社区

● 智慧水务

● 智慧医疗

● 智慧消防



2 系统结构方框图




图 2-1 PAN3031 系统结构方框图



3 引脚定义和说明

3.1 引脚定义

PAN3031 芯片 QFN32 封装形式的引脚图如图 3-1 所示。




图 3-1 PAN3031 芯片引脚图 (QFN32 封装)

3.2 引脚说明

表 3-1 PAN3031 引脚说明(QFN32 封装)

序号	符号	类型	功能
1	GPIO10	I	数字信号输入
1		О	外置 PA 使能控制信号
2	GPIO5	I/O	数字 IO,软件可配置
3	IRQ	О	中断信号
4	MOSI	I	SPI 数据输入信号



5	MISO	О	SPI 数据输出信号
6	CSN	I	SPI 片选信号
7	SCK	Ι	SPI 串行时钟
8	VBAT_IO	P	数字 GPIO 电源,连接总电源
9	DVDD	P	数字电源 LDO 输出
10	VDD1	P	模拟电源,DCDC 模式连接 VFB,LDO 模式连接总电源
11	GNDBAT	G	模拟地
12	VLX	AO	内部 DCDC 输出,DCDC 连接外部串联电感,LDO 模式 NC
13	VBAT	P	模拟电源,连接总电源
14	VFB	AI	内部 DCDC 反馈输入,DCDC 模式与 VDD 相连,LDO 模式 NC
15	XC1	AI	晶振输入
16	XC2	AO	晶振输出
17	VDD2	P	模拟电源,DCDC 模式连接 VFB,LDO 模式连接总电源
18	ANTN	AI	接收端天线负端
19	ANTP	AI	接收端天线正端
20	VDD1P8V	P	低功率 PA LDO 电源,DCDC 模式接到 VFB,LDO 模式连接总电源
21	VDDPA_LDO	P	低功率 LDO 输出
22	TX_ANT_LP	AO	发射端低功率 PA 输出
23	GNDPA_2ND	G	模拟地
24	TX_ANT_HP	AO	发射端高功率 PA 输出
25	GNDPA_2ND	G	模拟地
26	GND	G	地
27	VBAT	P	模拟电源,连接总电源
28	VDD3	P	模拟电源,DCDC 模式连接 VFB,LDO 模式连接总电源
29	GPIO8	I/O	数字 IO
30	GPIO11	I	数字 IO
30	GHOH	O	信道状态指示信号
31	GPIO3	I/O	数字 IO
32	GPIO1	I/O	数字 IO
33	GND	G	芯片底部 GND 焊盘,需要接地



4 接口说明

外部设备可通过四线 SPI 方式对芯片中的寄存器和 FIFO 进行配置访问。

4.1 SPI

PAN3031 芯片实现了 SPI 总线的从机 Slave,用于读写寄存器和 FIFO。SPI 总线为四线制,分别为:

- SCK (时钟)
- CSN(片选信号,低电平有效)
- MOSI(数据输入)
- MISO (数据输出)

其中 SCK、CSN、MOSI 由主机 Master 控制, MISO 由 Slave 控制。

在通信过程中,以 CSN 电平拉低起始,直至 CSN 电平拉高时结束本次传输过程。主机 Master 通过 MOSI 发送数据, MISO 接收数据。SCK 下降沿时产生数据,上升沿时进行数据采样。

Master 传输的信息由 Address Byte 和 Data Byte 两部分组成。其中 Address Byte 前 7bit 为地址位 addr;最后 1bit 为读写位 wr,写操作时该 bit 置 1,读操作时该 bit 置 0。

SPI 有三种传输模式:

- Single: 单字节传输模式。信息仅为 2 byte, Master 通过 MOSI 发送 Address Byte。若为 写操作, Master 继续通过 MOSI 发送 Data Byte; 若为读操作,则 Master 读取 MISO 上 Slave 回复的 Data Byte。
- Burst: 突发连续传输模式。信息大于 2byte, Address Byte 后跟若干个 Data Byte, Data Byte 之间无需增加 Address Byte, 从机 Slave 内部会自动在每个 Data Byte 之间递增地址。CSN 信号在最后一个 Data Byte 后拉高,其余传输信息过程均维持低电平。
- FIFO: FIFO 读写模式。该模式下单字节或连续传输均可实现,传输规则同 Signle 模式和 Burst 模式,不同点在于 Address Byte 中的地址位 addr 只能配置为 7'h1, 且 Slave 在 Data Byte 之间不做地址递增操作。

SPI 写时序如下:




图 4-1 SPI 写时序



SPI 读时序如下:




图 4-2 SPI 读时序

4.2 FIFO

PAN3031 具有 64bytes 的 FIFO 用以存储 TX 模块发送数据和 RX 模块解码数据。

FIFO 由单口 RAM 组成,只能实现单包数据信息的存储和读取,在 FIFO 已存有一包数据的情况下,应先读取完此包数据后再写入,否则 FIFO 中前一包数据将被覆盖。

FIFO 在 STB3 及之后的工作模式中,可以由 Modem 和 SPI 完成读写操作。

5 电气特性参数

5.1 绝对最大额定值

测试条件:

● 供电电压: 3.3V

● 温度: 25℃

表 5-1 绝对最大额定值

符号	描述	最小	典型	最大	单位
VDD	VDD1/VDD2/VDD3/VBAT/VBAT_IO	-0.3	3.3	3.6	V
$V_{\rm I}$	输入电压	-0.3		VDD	V
Vo	输出电压	VSS	-	VDD	V
Тор	工作温度	-40	-	85	°C
T _{STG}	存储温度	-55	-	125	°C

注意:超过一个或多个限制值可能会对 PAN3031 造成永久性损坏。

注意:静电敏感设备,操作时符合保护规则。

5.2 直流电特性

测试条件:

● 供电电压: 3.3V

● 温度: 25℃

● 频率: LF 频段 433MHz, HF 频段 915MHz

表 5-2 电压和电流

符号	描述	最小	典型	最大	单位	测试条件
VDD	电源	1.8	3.3	3.6	V	TA=25℃,LDO 模式
		2	3.3	3.6	V	TA=25℃,DCDC 模式
VSS	地	-	0	-	V	-
$I_{DeepSleep}$	深度睡眠电流		400	-	nA	-
I _{TX,22dBm_LF}	TX模式的工作电流	1	135	-	mA	22dBm 输出功率@433MHz
I _{TX,18dBm_LF}	TX模式的工作电流	1	83	-	mA	18dBm 输出功率@433MHz
I _{TX,0dBm_LF}	TX模式的工作电流	1	25	-	mA	0dBm 输出功率@433MHz
I _{RX,DCDC_LF}	RX 模式的工作电流	-	12.5	-	mA	DCDC 模式下,最大 LNA 增
						益@433MHz
I_{RX,LDO_LF}	RX 模式的工作电流	-	18	-	mA	LDO 模式下,最大 LNA 增益
						@433MHz
I _{TX,21dBm_HF}	TX 模式的工作电流	-	160	-	mA	21dBm 输出功率@915MHz
I _{TX,17dBm_HF}	TX 模式的工作电流	-	87	-	mA	17dBm 输出功率@915MHz



I _{TX,0dBm_HF}	TX 模式的工作电流	-	31	-	mA	0dBm 输出功率@915MHz
I_{RX,LDO_HF}	RX 模式的工作电流	-	18.5	-	mA	LDO 模式下,最大 LNA 增益
						@915MHz
$I_{RX,DCDC_HF}$	RX 模式的工作电流	-	13	-	mA	DCDC 模式下,最大 LNA 增
						益@915MHz
V_{OH}	输出高电平电压	VDD-0.3	-	VDD	V	-
V_{OL}	输出低电平电压	VSS	-	VSS+0.3	V	-
V_{IH}	输入高电平电压	0.8*VDD	-	-	V	-
$V_{\rm IL}$	输入低电平电压	-	-	0.2*VDD	V	-
SPI_rate	SPI 速率	-	-	10	Mbps	-

5.3 RF 性能

下表列出的接收性能在如下条件下测试

● 供电电压: 3.3V

● 温度: 25°C

● 频率: LF 频段 433MHz, HF 频段 915MHz

● 纠错码 = 4/8

● 误包率≤ 5%

● Payload 长度=10Bytes

表 5-3 RF 参数

符号	描述	条件	最小	典型	最大	单位
	通用频率		<u>'</u>			
Fop	工作频率 1	-	370	-	590	MHz
	工作频率 2	-	740	-	1180	MHz
F _{xtal}	晶振频率	-	-	32	-	MHz
Rs	晶体串联电阻	-	-	30	50	Ω
C_{FOOT}	晶体外部电容	-	8	15	22	pF
C_{LOAD}	晶体负载电容	-	6	10	12	pF
F _{TOL}	初始频率容限	-	-	±10	-	ppm
BR	比特速率		1.04	-	20.4	kbps
	发射器					
P _{LPWAN_LF}	输出功率@LF	433MHz	-20	-	22	dBm
P _{LPWAN_HF}	输出功率@HF	915MHz	-25	-	21	dBm
	接收器				•	
RF_125_LF	RF 灵敏度, 长距离模式, 最高 LNA 增益, 使	SF = 7	-	-124	-	dBm
	用分离的 RX/TX 通道 125 kHz 带宽	SF = 9	-	-128	-	
RF_250_LF	RF 灵敏度, 长距离模式, 最高 LNA 增益, 使	SF = 7	-	-121	-	dBm
	用分离的 RX/TX 通道 250 kHz 带宽	SF = 9	-	-125	-	
RF_500_LF	RF 灵敏度, 长距离模式, 最高 LNA 增益, 使	SF = 7	-	-119	-	dBm
	用分离的 RX/TX 通道 500 kHz 带宽	SF = 9	-	-124	-	



RF_125_HF	RF 灵敏度, 长距离模式, 最高 LNA 增益, 使	SF = 7	-	-122	-	dBm
	用分离的 RX/TX 通道 125 kHz 带宽	SF = 9	-	-128	-	
RF_250_HF	RF 灵敏度, 长距离模式, 最高 LNA 增益, 使	SF = 7	-	-120	-	dBm
	用分离的 RX/TX 通道 250 kHz 带宽	SF = 9	-	-125	-	
RF_500_HF	RF 灵敏度, 长距离模式, 最高 LNA 增益, 使	SF = 7	-	-116	-	dBm
	用分离的 RX/TX 通道 500 kHz 带宽	SF = 9	_	-123	_	

注:

- 符号后面附带 "_LF"的规格对应工作频率 1 的性能; "_HF"对应高频段工作频率 2 的性能。



6 参考原理图

6.1 参考原理图




图 6-1 PAN3031 参考原理图 (外部 LDO 供电)




图 6-2 PAN3031 参考原理图 (内部 DCDC 供电)

注: VBAT_IO 为芯片 GPIO 供电,决定了 GPIO 的参考电平。使用 DCDC 供电时,GNDBAT 需要使用一个 0R 电阻单点接地。



6.2 不同频段匹配参考值

频率(MHz)	TX								
	L1(nH)	C3(pF)	L2(nH)	L3(nH)	C4(pF)	L4(nH)	C5(pF)	L5(nH)	C6(pF)
433	68	4	33	8.2	7	22	10	24	8.2
470~510	68	3	33	10	12	27	9	24	2.7
863~870	220	2.2	15	5.1	5	12	6	9.1	3.9
902~928	220	2.2	15	5.1	5	15	6	8.2	3.9

备注 1: L3、C4、L4、C5、L5、C6 为安规滤波匹配,如果不考虑安规可以去掉。

备注 2: 匹配元器件值需要根据 TR Switch 和 Layout 的不同微调。

备注 3: 电感 L1 推荐使用直流内阻小于 2 欧姆、额定电流大于 150mA 的器件。

频率(MHz)	RX					
<u> </u>	L6(nH)	C9(pF)	L7(nH)	C15(pF)		
433	68	2	68	3.6		
470~510	56	1.5	56	3		
863~870	15	3	56	1.8		
902~928	15	3	56	1.8		

备注 1: 匹配元器件值需要根据 TR Switch 和 Layout 的不同微调。

备注 2: 其它频段的配置值,请参考硬件设计参考文档。

7 封装尺寸




表 7-1 QFN32 5*5 封装尺寸

符号	最小(mm)	典型(mm)	最大(mm)			
A	0.70	0.75	0.80			
	0.85	0.90	0.95			
A1	0	0.02	0.05			
A3	-	0.20 REF	-			
b	0.18	0.23	0.28			
D	5.00BSC					
Е	5.00BSC					
D2	3.55	3.65	3.75			
E2	3.55	3.65	3.75			
e	0.50BSC					
L	0.30	0.35	0.40			
K	0.20	-	-			
aaa	0.15					
bbb	0.10					
ccc	0.10					
ddd	0.05					
eee	0.08					
fff	0.10					

注 1: 计量单位是毫米。



8 注意事项

- (1) 该产品属 CMOS 器件,在储存、运输、使用过程中要注意防静电。
- (2) 器件使用时接地要良好。
- (3) 回流焊温度不能超过 260℃。





9 储存条件

- (1) 产品在密封包装中储存: 温度小于 30℃ 且湿度小于 90%时,可达 12 个月。
- (2) 包装袋被打开后, 元器件将被回流焊制程或其他的高温制程所采用时必须符合:
 - 1) 在 72 小时内且工厂环境为小于 30℃≤60%RH 完成;
 - 2) 保存在 10%RH 环境下;
 - 3) 使用前进行 125℃, 24H 烘烤去除内部水汽。